100进制计数器 |
|||||
100进制计数器
异步级联法组成的100进制计数器
定义集成计数器的高低位,1#芯片为低位(相当于个位);2#芯片为高位,(相当于十位),从低位开始计数,把计数脉冲CP送入1#(低位)集成计数器的CP端。B.寻找进位信号,进位端C发出的就是进位信号,这是从0~9的计数过程中,计数到Q3Q2Q1Q0=1001(9)时,发出的高电平信号。C.74LS160是CP上升沿有效的集成计数器,高位芯片需要一个脉冲上升沿进行触发计数,并且,就进位的时机而言,应该在低位芯片的状态是9à0(Q3Q2Q1Q0=1001à0000)时刻,此时,进位输出端C:从1à0,这是一个下降沿,这也是我们需要的进位信号,只是信号边沿不对。可以用一个非门进行信号边沿的转换,把下降沿变成上升沿。低位计数器的C端通过一个非门连接到高位CP端,完成十进制到100进制的级联扩展。
图3-2 异步级联法组成的100进制计数器(2)
A 定义1#芯片为低位,2#芯片为高位
从图3-3中,我们可以发现,74LS290是CP下降沿有效的计数器,Q3在一个计数周期中,0à1à0的变化只有一次,满足进位信号的要求,可以作为进位信号。在什么时刻发出进位信号呢?应该在第10个脉冲下降沿,低位计数器完成一个计数循环,低位计数器从9归0(Q3Q2Q1Q0=1001à0000)的这一时刻,此时,Q3从1到0产生一个下降沿这个下降沿符合进位信号的要求,也符合人们的计数习惯,又满足74LS290计数器CPa触发有效的需要。可以认为,低位集成计数器中二进制数表示的最高位Q3的下降沿能够作为进位信号。 |